电源设配器的精度是指什么啊

, Y6 T. g/ ]7 @. X9 o电源适配器是专门为这个电器设计的电源设备，WBR它可以完全取代原来的直流电源，WBR它能满足该设备的所有用电需求使该设备正常工作，

电源变压器是220V交流变换成低交流电压的器件，WBR必须经过整流等电路才能接入电器电源
& O- b. H1 [; Z. ?# Q
5 R. [7 h) x! Z/ ?0 Q  t6 u5 u/ s充电器一般输出电流较小，是给电池充电的设备，WBR特点是能恒流供电，以满足电池充电特性，它不能取代设备电源，WBR不能满足设备用电
. K6 ], `  G' V5 v
MIPS的演化

* t7 n- y. A9 D; {) [MIPS16是一个1997年面世的可选的指令集扩展，它能减少二进制程序尺寸的30-40%。实现者希望这种CPU能够在很关心代码尺寸的场合中更有吸引力--这种场合通常就是指低成本系统。由于只应用于特定实现，它是一个多厂商标准：LSI, NEC和Philips都生产支持MIPS16的CPU。
在前面1.2节中我们说过，使MIPS二进制代码比其他架构的并不是MIPS指令集干的活少了, 而是他们的尺寸更大一些--每个指令4字节长，相比之下某些CISC架构一般平均只有3个字节。
MIPS增加了一种模式，在这种模式下CPU可以对16位固定大小的指令进行解码。大多数MIPS16指令扩展成正常的MIPS III指令，所以很明显这将是一个相当受限制的指令子集。窍门就在于使这个子集对足够多的程序充分的进行高效编码，以使整个程序的大小得到大大的压缩。
当然，16位指令并不会使其变成一个16位指令集。MIPS16 CPU是实际存在的带有32位或者64位寄存器的的CPU，MIPS16 CPU的运算也都在这些寄存器上。
MIPS16远不是一个完整的指令集—例如它既没有CPU控制指令，也没有浮点运算指令。但没有关系，因为每一个MIPS16 CPU也必须要运行完整的MIPS ISA。你能运行MIPS16和正常的MIPS代码的混合指令。每个函数调用或者跳转-寄存器指令都能改变运行模式。
/ I6 P; g- Y' L& o+ S: O1 j; }
3 y. L1 R' E7 R) N6 Q- H1．并不是MIPS发明了提供一种可选的使部分指令只有一半大小的创意。Advanced RISC Machine（ARM）公司的Thumb版本的ARM CPU首先提出这个想法的。
0 T2 U+ |1 m; [
" c( q' E' D6 Q$ |/ u" ~' w/ ~在MIPS16中把指令地址编码成最低有效位(Least Significant Bit, LSB)模式是既方便又高效的。MIPS16指令必须偶字节对齐，所以bit 0不再是指令指针(instruction pointer, 就是程序计数器PC)的组成部分了；取而代之的是，每条跳到奇数地址的指令开始执行MIPS16，每条跳到偶数地址的指令回到正常的MIPS。MIPS子程序调用指令jal的目标地址总是字对齐的，所以新指令jalx隐藏了指令的模式间转换。
% c4 G4 }+ C( z+ |为了把指令压缩到一半大小，对于大多数指令我们只分配了3 bit来选择寄存器，这样只有8个通用寄存器允许自由访问；在许多MIPS指令中可以见到的16 bit常数域也被压缩，通常变成了5 bit。许多MIPS16指令只指明两个寄存器，而不是三个。另外，还有一些特别的编码规则将在下一节描述。
* Y6 i: y$ e/ r% V
D.1.1 MIPS16中的特殊编码格式和指令
被缩减的通用指令没有什么问题，但有两个特定的弱点会加大程序尺寸；5 bit的立即数域构造常量是不够的，在load/store操作中也没有足够的地址范围。三种新的指令和一种特别规定有助于解决这些问题。
extend是一条特殊的MIPS16指令，它由5 bit的代码和11 bit的域构成。这个11 bit的域可以和后续指令中的立即数域相连接，这样就允许使用一个指令对来对16 bit立即数编码。这条指令在汇编语言中看起来就像一个指令前缀。
装载(load)常量在正常的MIPS模式下都需要额外的指令，在MIPS16模式下更是巨大的负担；把常量放在内存中然后再读它们会更快一些。MIPS16对相对于指令自身位置的装载操作(PC-relative loads， PC相关装载)增加了支持，允许常量被嵌到代码段中(典型情况就是在函数的起始处前面)。这些是仅有的不是严格对应于正常的MIPS指令的MIPS16指令—MIPS没有PC相关的数据操作。
许多MIPS load/store操作是直接在栈帧(stack frame)里，$29/mp可能是最普通的基寄存器。MIPS16定义了一组隐式使用mp的指令，允许我们把函数的栈帧引用地址也编进去而不需要一个分离的寄存器域。
# [: p$ J. G+ L: {2 B7 `MIPS的Load指令总是生成32位的全地址。由于装载字(load word)指令只有当地址是4的倍数是才合法，最低两位就被浪费了。MIPS16的Load指令是可以伸缩的：地址的偏移量会根据被load/store的对象的大小左移，这样就增加了指令中可用的地址范围。
  u' Q. M+ C0 e/ n作为一种额外的应急机制，MIPS16定义了一些指令，允许在8个MIPS16可访问的的寄存器中的一个与32个MIPS通用寄存器中的任何一个间任意做数据移动。

D.1.2 对MIPS16的评价

MIPS16对于汇编语言编程来说不是一种合适的语言，我们也不准备对它详细说明。这些是编译器的工作。大多数使用MIPS16模式编译的程序的尺寸都会缩小到用MIPS模式编译的 60-70%。MIPS16比32位CISC架构的代码更紧凑，和ARM的Thumb代码差不多，和纯16位CPU相比相当有竞争力。
但是没有免费的午餐；MIPS16程序可能比MIPS增加40-50%的指令。这意味着在CPU核上运行一个程序会多用40-50%的时钟周期。但是低端CPU经常主要被存储器所限制，而不是被CPU核所限制。较小的MIPS16程序需要较低的带宽来取指令，这样就得到更低的cache缺失率。在cache很小并且程序的存储器有限时，MIPS16将会弥补差距，还有可能要重新改写正常的MIPS代码。
! n: q) }% T9 X由于性能的降低，MIPS16代码在有大的存储器资源和很宽总线的计算机中没有吸引力。这就是为什么它只是一种可选扩展的原因。
. e; t7 |( X/ L在应用范围的另一端, MIPS16将会与软件压缩技术展开竞争。在放进ROM存储器之后，使用通常的文件压缩算法压缩的正常MIPS程序将会比未压缩的同等MIPS16代码小，而稍大于压缩过的MIPS16同等代码(注1)；如果你的系统拥有足够的内存能够把ROM当做文件系统使用，而把代码解压缩到RAM中执行，那么全ISA软件解压很可能会带来更好的总体性能。
/ L% x; c2 T; K. S& n' B也有这样一种趋势来构造系统，那就是大量使用以字节编码的解释语言(Java或者它的后续者)来书写大量在时间上要求不严格的程序。那种中间代码非常小，在尺寸方面比任何二进制机器码都高效的多。如果只有解释器和一些对性能要求严格的程序留在机器中ISA中，那么更密集的指令集编码格式将只会影响程序的一小部分。当然解释器(特别是Java)本身会非常大，但是应用复杂度的无情增长将很快使它减少重要性。
, q- e7 H' D) x6 B0 l我预料在1998-2003年将会看到MIPS16小范围的应用于低能量、小尺寸和成本受限制的系统中。它还是值得发明的，因为有些系统—比如”智能”移动电话—可能会大量生产。



-------------------------------------------------------------------------------------------------------
, j5 b. T8 D- `+ T$ ?( G$ v2 J0 U1．更密集的编码格式在使用上比压缩算法有更低的冗余度。
% N* ^2 M# Q5 W! I- U
D.2 MIPSV/MDMX
MIPS V和MDMX是在1997年早些时候一起公布的。它们本来是为一种新的准备在1998年发布MIPS/SGI的CPU中的指令而设计的。但是那个CPU后来被取消了，关于它们的未来存在疑问。
二者都是为了克服一些已知的传统指令集的不足，这些不足是在ISA面向多媒体应用中产生的。象软调制解调器的语音编/解码、或流媒体应用、或图像/视频的压缩/解压缩这样的任务采用一些过去只有专用数字信号处理器(digital signal processor, DSP)才用的数学算法。在这种计算等级，多媒体任务通常都包括重复进行一些对大向量或者数组数据的相同操作。
在基于寄存器的机器内部，通常采用的方案是把多媒体数据项封装到一个机器寄存器中，然后执行一条寄存器-寄存器指令，这条指令对于每个寄存器中的每个域做同样的工作。这是一种非常明显的并行处理形式，被称为单指令，多数据(single instruction, multiple data. SIMD)。
+ t; C$ ~/ k! [* q8 \/ l& x这个想法首先见于一款Intel的业已消失的i860架构的微处理器(circa 88)中。作为对Intel x86指令集进行扩展的MMX在1996年投放市场后，SIMD重新登场时更加引人注目。
8 v' X0 T- h$ b. \4 B. [" OMDMX对操纵在一个64位寄存器中8x8-bit的整数组提供了一组操作，这些操作能够对所有的8小片做同样的事情。这些指令包括通常的算术操作(加，减，乘)，也有乘法-累加指令能把结果放在一个巨大的累加器中，这个累加器有足够的精度防止溢出。
由于这些指令被用于特定数据类型被相当清楚的从正常的程序变量分离开来的场合中，MDMX指令集与浮点寄存器一起工作就变得有意义。以这种方式重复利用现有的寄存器意味着现有的操作系统不需要改变(在任务切换时操作系统已经保存和恢复浮点寄存器了)。
) Y) v# ~2 e( u# S9 d与MDMX相似，Intel的MMX为封装进一个64bit的8个8bit数提供了”octibyte”八路(eight-way)指令。MIPS MDMX也定义了4x16位(四个短整数操作)和2x32位(两个字操作)格式，但是早期的情况是一些MDMX实现可能认定octibyte格式和指令足够了。
当对8bit的数做算术运算时, 结果经常下溢和上溢。如果我们必须为众多的溢出测试条件编写处理程序，那么多媒体应用的性能将不会得到提高。而只简单截去最大的和最小的数(对于无符号8-bit数来说，就是255和0)的上溢和下溢结果，对于机器运算来说会更加有帮助。这个处理过程叫做”饱和”(saturating)算法。MDMX拥有这种能力。
- p3 D( W8 }4 y这就给我们带来了MIPS V。尽管从名字上看好像意思是指一个升级的指令集--就像MIPS I到IV那样，MIPS V在浮点领域跟MDMX很相似，提供了paired-single操作。paired-single对一对被封装进64-bit的浮点寄存器中的单精度数做两次FP动作。
MIPS V没有MDMX那么古怪；MIPS IV包含了一个相当广泛的浮点运算集合，并且直接为其中的绝大部分提供了paired-single版本的指令；甚至成对比较(paired-compare)也可以做到，这是因为MIPS IV的CPU已经有了多个浮点条件位来接收结果。但MIPS V没有提供复杂多周期指令的成对操作版本的指令，这些多周期指令会需要非常多新的资源(例如没有求平方根和除法)。
0 a1 v2 v$ e8 Q1 L; _* v$ c& b% X

" a8 p. i3 u0 M+ W
D.2.1 编译器能用多媒体指令吗？
! X( M. g! ~1 |: m6 S! q引入SIMD多媒体指令的原因和70年代晚期以前在超级计算机中提供向量处理单元的原因相似。很容易为向量处理器构造一个手工矩阵算术包。而用向量运算来编译一个用高级语言写成的程序就难得多了，尽管超级计算机提供商在这上面也取得一些成果。通常这些成果都集中在Fortran上；对于常规编程来说语义上的弱点使Fortran成为一种可怜的语言，但是这让它变成了一种很容易优化的语言，因为边际效应非常明显。
1 M( I  E# Y# G- z# c7 B  J7 f人们一致认为向量化的Fortran编译器在旧的程序上工作的不是很好(“dusty decks”, 一句迷人的Fortran行话)。这样的编译器要求编程人员书写或者修改程序中的循环来使适应优化器的要求，这样才能带来显著的好处。这样可能是一种好的分工：循环可以使用固定格式，但程序员还可以将它们理解为顺序代码，但实际上这些循环编译的结果是一些很难懂的并行代码。术语”optimizer friendly”是含糊不清的：并行处理理论将会把它定义为: “特定种类的边际效应的缺少，尽管实际的编译器可以查找遵循一些严格的多的规定的循环，这样哑模式匹配器就可以将它们安全的识别出来，然后进行向量化处理”。
5 w5 Q+ s% K1 f6 rC的向量化困难的多。这是因为它使用的内存和基于指针的模型，这种模型对于任何数组访问都是隐式操作的。这使得除了最简单的循环以外很难消除其他的边际作用。在产品化上还没有做多少工作。
& v5 m0 P5 A  a9 d4 n7 m! N由于这段历史，开发能够采用多媒体SIMD指令成功优化程序的C/C++编译器的前景如何呢？我猜测在最近前景不好。Intel的MMX是最广泛使用的现代SIMD指令集，但当前也只有汇编语言用户才会使用（注1）。我不希望看到使用x86 MMX的编译器。如果MMX得到大规模的成功使用，并且依赖于汇编子程序，结果就会是这些程序被x86架构所束缚住了；this would hardly be something that Intel would be in a hurry to change.
很多人预测在1998年或者1999年Intel会引入一种更好的ISA扩展。这种扩展将会增加更多的数据格式到”MMX的后代”中，包括成对的单精度浮点数。如果这种能力更强的指令得到编译器的支持，那就可能出现很多同时适用于MIPS V的软件。
! r6 |7 G* O- o( N- G1 T  G
- H) h5 D+ Q' \9 J
D.2.2 使用MDMX的应用程序
8 w$ H4 e" f" F6 q8 ^( o
0 j- E% m% i4 p# M7 Y就像x86 MMX, MDMX对3D图像和视频应用将会比较有用，在这些应用中CPU把像素值推给软调制解调器所需的低精度信号处理单元。
. j9 U  ^3 n+ o9 i: {/ f+ o1 K, F不幸的是，”near display”3D渲染的性能依赖于谨慎的与显存的集成。 甚至配置很好的CPU也竞争不过廉价的PC世界的加速器，这些加速器与大显存之间无缝结合(注2)。图像和视频处理应用确实在这个等级上运行访问像素的程序，尽管这些这都是些桌面PC应用。
软调制解调器可能对那些希望使用电话的低端消费品设备会比较有用。它们和便宜的集成式调制解调器设备展开竞争，在更大范围里它们要与不断发展的进入家庭的数字电话竞争。
5 m/ D8 X- W1 Y7 g( v9 q5 _) `在我看来MDMX在游戏控制台上与CPU/视频系统紧密结合将会是最好的机会。

$ H2 R. n' a  ~% Y3 B" rD.2.3 MIPS V的应用
成对单精度浮点指令和格式是为在高端图像和多媒体应用中出现的重复浮点计算增加带宽。尽管看起来象是硅图像公司(SGI)的市场，3D图像使用的增长会使这种能力在更广的范围里更有有用。
对于MIPS有限的编译器支持看起来比对MDMX的支持更为真实。尽管成对操作看起来好像是超标量CPU的双发射指令的一种替代，它们实际上是相互补充的。SIMD指令采用的并行机制来自于编译器中的更高一级操作，而低级调度还可以可能同时发射两条指令：一条对式浮点指令，另外一条指令负责整数或者管理操作。
+ n  E2 b: N' d! T/ S
----------------------------------------------------------------------------------------------------
, D. c3 N) L  b1．一个愤世嫉俗的人可能会说由于任何x86的克隆都需要MMX，那么MMX够用了。他还会说MMX到底是不是真的在用的问题已经离题太远了。而且从中受益的游戏和图像程序都是那些疯狂的汇编爱好者编写的。
; B) H6 h! l" G! C2．如果有人使用与大内存和集成式视频刷新数据通道无缝结合的方式构造CPU的话，它们还有可能展开竞争。但是我没有看到那种MIPS产品的更多迹象。

D.2.4 MDMX/MIPS V有可能成功
SGI 1997年做出的放弃发展它的H1高端处理器项目的决定使这两种指令集(译者注：MDMX 和MIPS V)一直没能正式发布。但是我相信至少有一种面向嵌入式市场的CPU会支持MDMX。到底会发生什么是很有趣的。
在目前为止没有CPU支持MIPS V；但是它比MDMX有更长的生存周期，将还会是1999年发布的CPU有用的附属物。
% @# B' H) e* X　
; G. I" D5 u! A2 e. @5 _) y. v
7 ^/ Y6 O. A+ s' v0 B; F指令集
              （1）CISC指令集
           　　CISC指令集，也称为复杂指令集，英文名是CISC，（Complex Instruction Set
( a8 W0 i  }! ?2 N/ A% Y9 K           Computer的缩写）。在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。其实它是英特尔生产的x86系列（也就是IA-32架构）CPU及其兼容CPU，如AMD、VIA的。即使是现在新起的X86-64（也被成AMD64）都是属于CISC的范畴。

) ?( d) H/ J, c' ^9 Z% ^' m( `
           　　要知道什么是指令集还要从当今的X86架构的CPU说起。X86指令集是Intel为其第一块16位CPU(i8086)专门开发的，IBM1981年推出的世界第一台PC机中的CPU—i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加了X87芯片，以后就将X86指令集和X87指令集统称为X86指令集。

% c, R) J8 b5 a3 s
9 ]4 p: _" `! |( s# N           　　虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到过去的PII至强、PIII至强、Pentium
/ @0 u* F' @7 \- E  n5 A           3，最后到今天的Pentium
* L4 E2 I% Z' g6 j           4系列、至强（不包括至强Nocona），但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。由于Intel
7 t; X; b2 u+ p2 h1 s: K+ i: y           X86系列及其兼容CPU（如AMD Athlon
* ?. C' k. K- W: W$ I" I$ r           MP、）都使用X86指令集，所以就形成了今天庞大的X86系列及兼容CPU阵容。x86CPU目前主要有intel的服务器CPU和AMD的服务器CPU两类。

              
              （2）RISC指令集
           　  RISC是英文“Reduced Instruction Set Computing ”
0 W& H: a; i. ^9 P+ f3 W           的缩写，中文意思是“精简指令集”。它是在CISC指令系统基础上发展起来的，有人对CISC机进行测试表明，各种指令的使用频度相当悬殊，最常使用的是一些比较简单的指令，它们仅占指令总数的20％，但在程序中出现的频度却占80％。复杂的指令系统必然增加微处理器的复杂性，使处理器的研制时间长，成本高。并且复杂指令需要复杂的操作，必然会降低计算机的速度。基于上述原因，20世纪80年代RISC型CPU诞生了，相对于CISC型CPU
           ,RISC型CPU不仅精简了指令系统，还采用了一种叫做“超标量和超流水线结构”，大大增加了并行处理能力。RISC指令集是高性能CPU的发展方向。它与传统的CISC(复杂指令集)相对。相比而言，RISC的指令格式统一，种类比较少，寻址方式也比复杂指令集少。当然处理速度就提高很多了。目前在中高档服务器中普遍采用这一指令系统的CPU，特别是高档服务器全都采用RISC指令系统的CPU。RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似UNIX的操作系统。RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。
1 T) l& W+ R# h# m" {/ C6 W
5 B  O7 e$ \, k* q' M2 |  W+ j
8 t+ H, g$ D) I8 L" ]           　　目前，在中高档服务器中采用RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理器、PA-RISC处理器、MIPS处理器、Alpha处理器。

! k( ^& h* C5 _- g; P              （3）IA-64
6 O7 F% L+ j; k% l( C) W0 Q           　　EPIC（Explicitly Parallel Instruction
           Computers，精确并行指令计算机）是否是RISC和CISC体系的继承者的争论已经有很多，单以EPIC体系来说，它更像Intel的处理器迈向RISC体系的重要步骤。从理论上说，EPIC体系设计的CPU，在相同的主机配置下，处理Windows的应用软件比基于Unix下的应用软件要好得多。

6 P2 d$ A) K* I  q: p7 K
           　　Intel采用EPIC技术的服务器CPU是安腾Itanium（开发代号即Merced）。它是64位处理器，也是IA－64系列中的第一款。微软也已开发了代号为Win64的操作系统，在软件上加以支持。在Intel采用了X86指令集之后，它又转而寻求更先进的64-bit微处理器，Intel这样做的原因是，它们想摆脱容量巨大的x86架构,从而引入精力充沛而又功能强大的指令集，于是采用EPIC指令集的IA-64架构便诞生了。IA-64
- `$ }' [( \* v, }5 J+ w           在很多方面来说，都比x86有了长足的进步。突破了传统IA32架构的许多限制，在数据的处理能力，系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高。
0 W# J# o* W. Z* [& V
3 }) Q$ D( |6 F- ~: i1 R3 N1 J
9 {5 _" ]' x7 p8 m. r9 }           　　IA-64微处理器最大的缺陷是它们缺乏与x86的兼容，而Intel为了IA-64处理器能够更好地运行两个朝代的软件，它在IA-64处理器上（Itanium、Itanium2
3 {; J; X5 r" \  x           ……)引入了x86-to-IA-64的解码器，这样就能够把x86指令翻译为IA-64指令。这个解码器并不是最有效率的解码器，也不是运行x86代码的最好途径（最好的途径是直接在x86处理器上运行x86代码），因此Itanium
0 {0 Q& R( |/ _6 F0 R/ h- T0 N6 V           和Itanium2在运行x86应用程序时候的性能非常糟糕。这也成为X86-64产生的根本原因。

% c6 W9 G* J1 ]1 |2 K           　 （4）X86-64 （AMD64 / EM64T）
           　  
           AMD公司设计，可以在同一时间内处理64位的整数运算，并兼容于X86-32架构。其中支持64位逻辑定址，同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位的选项；支持常规用途寄存器，如果是32位运算操作，就要将结果扩展成完整的64位。这样，指令中有“直接执行”和“转换执行”的区别，其指令字段是8位或32位，可以避免字段过长。


           　　x86-64（也叫AMD64）的产生也并非空穴来风，x86处理器的32bit寻址空间限制在4GB内存，而IA-64的处理器又不能兼容x86。AMD充分考虑顾客的需求，加强x86指令集的功能，使这套指令集可同时支持64位的运算模式，因此AMD把它们的结构称之为x86-64。在技术上AMD在x86-64架构中为了进行64位运算，AMD为其引入了新增了R8-R15通用寄存器作为原有X86处理器寄存器的扩充，但在而在32位环境下并不完全使用到这些寄存器。原来的寄存器诸如EAX、EBX也由32位扩张至64位。在SSE单元中新加入了8个新寄存器以提供对SSE2的支持。寄存器数量的增加将带来性能的提升。与此同时，为了同时支持32和64位代码及寄存器，x86-64架构允许处理器工作在以下两种模式：Long
- @2 l% ~9 q$ P- m8 g" a! n% `" _           Mode(长模式)和Legacy Mode(遗传模式)，Long模式又分为两种子模式(64bit模式和Compatibility
, q4 V1 N6 A6 v. d7 {           mode兼容模式)。该标准已经被引进在AMD服务器处理器中的Opteron处理器。
/ ]# q1 X! ^8 g+ b/ g3 d
( p0 x4 i& f1 ~* [" B           　　而今年也推出了支持64位的EM64T技术，再还没被正式命为EM64T之前是IA32E，这是英特尔64位扩展技术的名字,用来区别X86指令集。Intel的EM64T支持。